眺望2020產業發展趨勢研討會自22至30日隆重舉行,今年主題圍繞「科技加值 邁向產業新藍海」,會後簡報已全數上線...... (more)

研院研發成果再獲國際肯定,「PECOLA樂齡陪伴機器人」與「iStimUweaR複合式智能穿戴系統」兩項技術獲得美國消費... (more)

字級 

矽穿孔技術由2.5D矽中介層朝向3D IC發展趨勢分析

Analysis of TSV Technology from 2.5D Si Interposer towards 3D-IC

2019/07/02

  • IC元件與技術

晶片異質整合封裝技術自西元2000年以來開發已久,過去主要由封測大廠主導,而近十年來在半導體前段晶圓製程逐漸面臨摩爾定律瓶頸下,先進製程晶片已不具製程微縮所帶來更便宜的經濟效益,反倒是晶片在28奈米製程後,因龐大的設計及光罩費用而使每世代先進製程晶片成本呈現指數型上升,是故晶圓廠為了降低先進製程費用而幫客戶開發製程難度較高的晶片整合技術,如2012年量產之CoWoS技術則是為了幫FPGA大廠作Die partition後再以高階封測整合之製程,以降低先進製程成本,是故在High Density FO之後的晶片異質整合封裝,包括2.5D矽中介層及3D IC技術等已逐漸轉向由晶圓廠主導開發。

【內容大綱】

  • 一、 矽穿孔實現高階晶片異質整合封裝技術
  • 二、 2.5D 矽中介層封裝技術
  • 三、 番外篇:潛在取代2.5D矽中介層技術
  • 四、 3D IC晶片立體堆疊技術
  • IEKView
 

【圖表大綱】

  • 圖一、五種主要異質整合封裝(廣義系統級封裝SiP)
  • 圖二、CoWoS技術發展歷程
  • 圖三、資料中心AI加速器使用矽中介層技術
  • 圖四、去TSV化之中介層技術
  • 圖五、FO on Substrate目前尚不能完全取代中介層技術
  • 圖六、3D-IC Technology Product
  • 圖七、Intel晶片整合封裝:2.5D到3D之路
  • 圖八、SoIC(System-on-Integrated-Chips)為晶圓廠FEOL製程技術
  • 圖九、SoIC擁有高效能及低耗電優勢
  • 圖十、晶圓廠與封測廠開發異質整合封裝技術目的不同

 

本文為K卡會員相關模組訂戶限閱文章,請您登入升級後使用

檔案名稱 檔案下載 下載次數
矽穿孔技術由2.5D矽中介層朝向3D IC發展趨勢分析.pdf 下載 79次
回上一頁
加入I卡會員或IEKToday APP會員享有多項免費權益:包含瀏覽部分產業焦點、產業簡報、圖表資料庫、讓您第一時間掌握產業脈動!

推薦閱讀

 
近期活動
 
 
主題文章推薦
熱門主題推薦