快訊

由DAC 2012看ESL技術發展趨勢

資訊類別: 產品/技術/應用趨勢
模 組  別: IC元件與技術
作  者: 葉東樺/工研院資通所
出版日期: 2012/11/28

字級設定: 友善列印: 檔案下載: 分享至: Facebook Twitter Plurk

首段預覽

隨著製程技術不斷地進步,目前晶片製造技術已能將一大型且複雜的系統電路,實現於單一晶片內,我們將其稱為系統單晶片(System-on-Chip, SoC)。這使得傳統暫存器轉移階層(Register Transfer Level, RTL)之晶片設計方法受到嚴峻的挑戰。這些挑戰包括 — 1)電子產品的生命週期已大幅縮短、需要短時間內(通常為6-12個月)促使產品持續推陳出新;2)可攜式電子產品尺寸愈向輕薄短小,但產品功能日益複雜,需要低功耗設計;3)軟硬體複雜度及整合難度提升等。系統開發商期待更有效率的電子設計自動化技術(Electronic Design Automation, EDA),除了縮短系統開發時程、降低軟硬體整合難度、更寄望於系統設計初期,考慮系統效能及功率消耗最佳化議題。為此因應而生的EDA技術即是 — 電子系統層級(Electronic System-Level, ESL)設計技術。每年EDA領域的年度盛會「國際設計自動化研討會(Design Automation Conference, DAC)」,不但能得知EDA領域最新的學術研究方向,亦能看到各EDA大廠如:Synopsys、Cadence、Mentor Graphics等,發表最新的IC整體解決方案,而ESL設計技術,更是近幾年的熱門議題。本篇文章將從今年舉辦的DAC,探討ESL設計技術最新發展。

內容大綱

【內容大綱】

  • 一、ESL簡介與其市場分析
  • 二、ESL技術最新發展趨勢
  • 三、高階合成技術發展趨勢
  • 四、專家觀點
  • 五、參考文獻

【圖表大綱】

  • 圖一 EDA產業歷年營收[2]
  • 圖二 ESL歷年營收[2]
  • 圖三 ESL設計流程參考[5]
  • 圖四 抽象層次對功率最佳化影響[2]
  • 表一 2010年富士通株式會社:HLS與RTL比較[8]
...〈閱覽全文〉

點閱次數:74次|下載次數:71次|檔案下載:

本模組K卡會員登入後可線上閱覽或下載此文。