i卡會員

先進產品持續朝向效能、功耗及面積效益發展，是故當先進製程發展到28奈米過後，愈加昂貴的先進製程晶片及持續提升效能的高速運處晶片需求帶動下，高效能的先進製程晶片扮演高階製程晶片之重要角色，然而另一方面晶片成本亦面臨快速上升的處境，當晶片成本的摩爾定律已經失效情況下，業界發展出一套以晶片切割成小晶片模式的設計方式以降低晶片製造端的成本，再以高階封裝如CoWoS(tsmc技術)或EMIB(Intel封裝技術)的方式將晶片整合起來，以類比原先SoC效能的同時，又能達到比原先SoC更低的成本方式，製作先進製程晶片，是故從晶圓廠導入先進封裝的趨勢來看，晶圓廠的先進封裝都是優先導入最先進製程中，是因最先進製程良率不穩定而導致的高成本，需以小晶片方式來降低其成本，而N-1製程因良率逐漸穩定，是故在某些不太大顆的晶片上，反而已不需用小晶片模式加以先進封裝來整合。

【內容大綱】

• 一、 昂貴的先進製程晶片成本驅動小晶片整合模式發展
• 二、 DARPA CHIPS推動小晶片模式發展
• 三、 ODSA-End User及業界共同制定開放性介面
• IEKView

【圖表大綱】

• 圖一、先進製程晶片朝向聯網與汽車應用發展
• 圖二、小晶片模式可提高晶片良率並降低晶片成本
• 圖三、晶圓廠的先進封裝持續導入最先進製程中
• 圖四、Chiplet納入美國國防DARPA ERI中的CHIPS分項
• 圖五、CHIPS定義IP介面標準及快速晶片模組升級擴充機制
• 圖六、CHIPS希望作出低成本、快速上市及高效能的晶片
• 圖七、以共同晶片介面標準達到晶片間溝通
• 圖八、資料傳輸層級協定
• 圖九、未來高階晶片走向半導體製造封裝共同設計